

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 60-088315

(43)Date of publication of application : 18.05.1985

(51)Int.Cl.

G01D 5/244

(21)Application number : 58-196691

(71)Applicant : KOMATSU LTD

(22)Date of filing : 20.10.1983


(72)Inventor : KOSHI TAKAYUKI  
ASADA KAZUhide  
SHIRAE TAKASHI

## (54) ABNORMALITY DETECTION FOR INCREMENTAL ENCODER

## (57)Abstract:

**PURPOSE:** To stop a robot by a method wherein signals of both phases A and B outputted from an encoder are sampled at a sufficiently short cycle and abnormality of the encoder is detected when both pulses change simultaneously at the subsequent sampling time.

**CONSTITUTION:** When the phase relationship between signals SA and SB is normal, the logical level of the signals SA and SB is "1" and "0", for example, at the sampling time  $t_i$  and hence, a latch circuit 10 latches  $OA=1$  and  $OB=0$ . But at the subsequent sampling time  $t_{i+1}$ ,  $OA=1$  and  $OB=0$  as the latch content of the circuit 10 and the logical states  $NA=1$  and  $NB=1$  are latched. When abnormality is caused in the encoder (when the phase difference between SA and SB changes to  $0^\circ$  and  $180^\circ$ ), the logical states of SA and SB at the time  $t_{i+1}$  are "0" and "0" respectively but change to "1" and "1" at the subsequent time  $t_{i+2}$ . Thus, any abnormality of an incremental encoder can be detected accurately thereby automatically stopping a robot.



Best Available Copy

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭60-88315

⑬ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 昭和60年(1985)5月18日

G 01 D 5/244

7905-2F

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 インクリメンタルエンコードの異常検出方法

⑯ 特 願 昭58-196691

⑰ 出 願 昭58(1983)10月20日

⑱ 発 明 者	越 隆 之	伊勢原市板戸920番地
⑲ 発 明 者	浅 田 和 英	伊勢原市沼目3-31-18
⑳ 発 明 者	白 栄 隆 司	平塚市河内306-6
㉑ 出 願 人	株式会社小松製作所	東京都港区赤坂2丁目3番6号
㉒ 代 理 人	弁理士 木村 高久	

## 明 細 書

## 発明の名称

インクリメンタルエンコードの異常検出方法

## 特許請求の範囲

インクリメンタルエンコードより出力されるA相パルス信号およびB相パルス信号をそれらの信号の周期よりも十分に短い間隔でサンプリングし、個々のサンプリング時点における上記A相およびB相パルス信号の論理レベルが次サンプリング時点において共に変化する状態をとらえることによって上記インクリメンタルエンコードの異常を検出するようにしたインクリメンタルエンコードの異常検出方法。

## 発明の詳細な説明

本発明はインクリメンタルエンコードの異常を検出する方法に関する。

ロボット等の制御系は、第1図に示すように、

指令パルスと位置フィードバックパルスとの偏差をとる偏差カウンタ1と、このカウンタより出力される偏差信号をデジタル/アナログ変換器2を介して入力するサーボアンプ3と、該サーボアンプによって駆動されるアクチュエータたとえばモータ4とからなっている。

かかる制御系においては、上記位置フィードバックパルスを上記モータ4と連動するインクリメンタルエンコード5によって得ているが、従来、このエンコードに下記するような異常を生じて上記ロボット等の位置決めが適正に行なわれなくなることがあった。

すなわち、周知のように上記インクリメンタルエンコード5は、上記モータ4の回転方向を判別するためにA相パルス信号 $S_A$ とB相パルス信号 $S_B$ を出力する。この両パルス信号 $S_A$ 、 $S_B$ は、上記エンコード5が正常に作動している場合、第2図に示す如く互いの位相が90°ずれているが、該エンコードに内蔵されている発光素子あるいは受光素子の劣化、信号線の短絡等に基づいて、第3

## 特開昭60-88315(2)

ンタルエンコーダの異常を検出している。

以下、図面を参照して本発明の実施例を説明する。

本発明に係るインクリメンタルエンコーダの異常検出方法は、たとえば第7図に示すような装置を用いて実施される。

同図に示す如く、ラッチ回路10の各出力端 $T_1'$ 、 $T_2'$ をラッチ回路11の各入力端 $T_1$ 、 $T_2$ に各々接続し、図示していないインクリメンタルエンコーダより出力される順記A相パルス信号 $S_A$ とB相パルス信号 $S_B$ を上記ラッチ回路10の各入力端 $T_1$ 、 $T_2$ および上記ラッチ回路12の各入力端 $T_3$ 、 $T_4$ に各々入力させると、これらのラッチ回路10、11は以下のように作用する。

すなわち、上記各ラッチ回路10、11に上記両パルス信号 $S_A$ 、 $S_B$ の発生周期よりも十分に短い周期をもつ第8図(a)に示すようなクロック信号 $C_k$ をサンプリング信号(ラッチ信号)として供給すると、同図(b)、(c)に示すように信号 $S_A$ 、 $S_B$ の位相関係が正常な場合、たとえばサンプリング

図および第4図に示す如く上記信号 $S_A$ と信号 $S_B$ が同期もしくはほぼ同期した状態となったり、第5図および第6図に示す如く、それらの信号 $S_A$ 、 $S_B$ の位相差が $0^\circ$ 、 $180^\circ$ もしくはそれに近い状態になることがある。かかる場合、上記偏差カウンタに入力されるフィードバックパルスにミスパルスを生じ、そのため適正な位置決め制御が行なわれなくなる。

なお第1図に示した速度検出器6は、速度フィードバック信号を得るために設けたものである。

本発明の目的は、このようなインクリメンタルエンコーダの異常を的確に検出することができる方法を提供することにある。

そのため本発明では、インクリメンタルエンコーダより出力されるA相パルス信号およびB相パルス信号をそれらのパルス信号の周期よりも十分に短い周期でサンプリングし、個々のサンプリング時点における上記A相およびB相パルス信号の論理レベルが次サンプリング時点において共に変化する状態をとらえることによって上記インクリメ

時点 $t_1$ における信号 $S_A$ 、 $S_B$ の論理レベルは各々“1”、“0”であり、したがってラッチ回路10は状態 $OA = "1"$ 、 $OB = "0"$ をラッチする。しかして次のサンプリング時点 $t_{1+1}$ では、ラッチ回路10のラッチ内容 $OA = "1"$ 、 $OB = "0"$ と、該時点 $t_{1+1}$ における信号の論理状態 $NA = "1"$ 、 $NB = "1"$ をラッチする。このようにラッチ回路11は、あるサンプリング時点での信号 $S_A$ 、 $S_B$ の論理状態 $OA$ 、 $OB$ と、このサンプリング時点の次のサンプリング時点における信号 $S_A$ 、 $S_B$ の論理状態 $NA$ 、 $NB$ をラッチする。そしてこのラッチ回路11にラッチされる4つの状態 $OA$ 、 $OB$ 、 $NA$ 、 $NB$ は、下記するように計16の組合せが存在する。

OA	OB	NA	NB	判定
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

## 特開昭60- 88315 (3)

ところで、前記エンコーダが正常に動作して、第8図(b)、(c)に示したように信号 $S_A$ 、 $S_B$ が $90^\circ$ の位相差を有している場合、任意のサンプリング時点における該信号 $S_A$ 、 $S_B$ の論理状態が次のサンプリング時点で同時に変化することはありません。しかるに、エンコーダに異常を生じてたとえば同図(d)、(e)に示す如く信号 $S_A$ 、 $S_B$ の位相差が $0^\circ$ または $180^\circ$ になった場合にはかかる状態が生じ得る。すなわち同図(d)、(e)において、たとえばサンプリング時点 $t_{i+1}$ における信号 $S_A$ 、 $S_B$ の論理状態は各々“0”、“0”であるが、次サンプリング時点 $t_{i+1}'$ においてそれらの論理状態は各々“1”、“1”に変化する。

かかる状態変化は、信号 $S_A$ 、 $S_B$ が第4図ないし第6図に示した位相関係にある場合にも発生し、したがって上記ラッチ回路11にラッチされる状態OA、OBと状態NA、NBとに基づいてエンコーダの異常を検出することができる。

具体的には、たとえば前記表に示した16種の状態OA、OB、NA、NBをアドレスとするメモ

リ12を設け、同表の右端列に示す判定結果を個々のアドレスに対応して該メモリ12にストアさせておけばよい。同表において、判定結果“1”は状態OAとNAの論理レベルが異なりかつ状態OBとNBの論理レベルが異っている場合、つまりエンコーダに異常が発生している場合を示しており、したがってメモリ12より出力される信号“1”からエンコーダの異常を検出することができる。

なお上記実施例では2ビットのラッチ回路10と4ビットのラッチ回路11を使用しているが、第9図に示す如く2ビットのラッチ回路10'、11'を並列設置し、前記サンプリングクロック $C_k$ を入力するフリップフロップ13を設け、このフリップフロップのQ出力端および $\bar{Q}$ 出力端より出力される信号をそれらのラッチ回路10、10'にラッチ信号として各々供給するようにしてもよい。また上記メモリ12の作用を、ゲート回路から構成される論理回路で行なわせることも当然可能である。

上述する実施例から明らかなとおり、本発明によればインクリメンタルエンコーダの異常を的確

に検出することができる。したがって本発明を第1図に例示したロボットの制御系等に適用することにより、エンコーダの異常時にロボットを自動停止させることが可能である。

## 図面の簡単な説明

第1図はロボットの制御系の一例を示したブロック図、第2図はインクリメンタルエンコーダの正常時におけるA相パルス信号とB相パルス信号の位相関係を示したタイムチャート、第3図ないし第6図は各々インクリメンタルエンコーダの異常時におけるA相およびB相パルス信号の位相関係を示したタイムチャート、第7図は本発明に係る方法を実施する場合に適用される装置の構成例を示したブロック図、第8図(a)~(e)は上記A相およびB相パルス信号に対するサンプリングの態様を例示したタイムチャート、第9図は本発明の方法を実施するための装置の他の構成例を示したブロック図である。


5…インクリメンタルエンコーダ、10、11、10'

11'…ラッチ回路、12…メモリ。

出願人代理人 木村高久




第1図



第2図




第3図




第4図




第5図




第6図



第7図



第8図



第9図

